Senior Design Lead - Design Validation

Technology, Data & Digital · Software & Web Development · Software Engineering · Embedded Systems

In short

Erfahrener Senior Design Lead - Design Validation mit 5-10 Jahren Erfahrung in der ASIC/SoC-Verifizierung. Die Rolle umfasst die Entwicklung von Testplänen, den Aufbau von UVM-Testbenches und die Analyse von Abdeckungsmetriken. Erforderlich sind Kenntnisse in digitalen Logikdesigns, EDA-Tools und Hochgeschwindigkeitsprotokollen.

Responsibilities

Definieren der ASIC/SoC-Verifizierungsstrategie
Entwicklung von Full-Chip-Testplänen
Definition der Full-Chip-TB-Architektur
Entwicklung von UVM-basierten Testbenches
SV-funktionale Abdeckung, Assertions-Codierung
C-basierte TB-Entwicklung
Entwicklung, Codierung, Ausführung und Fehleranalyse von Testfällen
Gate Level Simulation
Regressions, Abdeckungsanalyse
Teilnahme an der Verifizierungsabschlussphase

Requirements

5 bis 10 Jahre Erfahrung
Gutes Verständnis des ASIC/SoC-Lebenszyklus
Teilnahme an mehreren ASIC/SoC-Verifizierungen bis zum Tape-Out-Stadium
Erfahrung im Schreiben von ASIC/SoC-Testplänen
Erfahrung in der Definition von ASIC/SoC-Testbenches
Erfahrung im Aufbau und der Wartung von wiederverwendbaren Testbenches auf Block- und Subsystem-Ebene unter Verwendung von System Verilog und der Universal Verification Methodology (UVM)
Experten- und praktische Erfahrung mit OVM/UVM-Methoden unter Verwendung von SV
Erfahrung im Schreiben, Ausführen und Debuggen von Tests mit beschränkter Zufälligkeit und gerichteten Testfällen basierend auf definierten Testplänen
Erfahrung in der Entwicklung von TB-Komponenten für SOC mit C, SV
Erfahrung in der Entwicklung von TB-Komponenten, einschließlich Implementierung der funktionalen Abdeckung und Assertions-Codierung
Erfahrung im Einrichten der funktionalen Abdeckung, Schreiben von System-Assertions (SVA) und Analysieren von Code-Abdeckungsmetriken zur Identifizierung unbehandelter Lücken in der Designlogik
Debuggen komplexer Simulationsfehler mit Waveform-Viewer-Tools zur Isolierung von Designfehlern von Testbench-Problemen
Erfahrung im Debuggen von SOC-C-basierten Tests

Desired Qualifications

Zugehörigkeit zu einem globalen Technologieunternehmen mit über 223.000 Mitarbeitern in 60 Ländern
Möglichkeit, Kunden branchenführende Fähigkeiten in den Bereichen Digital, Engineering, Cloud und KI anzubieten
Arbeit mit Kunden aus allen wichtigen Branchen

Benefits

Starkes Grundlagenwissen in digitalem Logikdesign, Zustandsautomaten (FSM), FIFO-Architekturen und Taktungskonzepten
Vertrautheit mit branchenüblichen Simulations- und Debugging-Tools (z. B. Synopsys VCS, Siemens QuestaSim, Cadence Xcelium/Verdi)
Tiefes, maßgebliches Wissen über Hochgeschwindigkeitsprotokolle (z. B. SPI, I2C, PCIe, NVMe, Ethernet, USB) oder komplexe Busarchitekturen (z. B. AMBA AXI/CHI/ACE)
Grundlegende Kenntnisse in der Arbeit in einer Linux-Umgebung und der Verwendung von Skriptsprachen wie Python, Tcl oder Perl zur Automatisierung

Skills

SystemVerilogUVMOVMAssertionsPythonTclPerlLinuxSPII2CPCIeNVMeEthernetUSBAMBA AXIAMBA CHIAMBA ACEVCSQuestaSimXceliumVerdi

#ASIC#SoC#verification#testplan#UVM#SystemVerilog#coverage#assertions#debug#regression#tape out#protocols#scripting#automation

About HCLTech

Supercharging progress through technology and innovation

HCLTech is a global technology company, home to 219,000+ people across 54 countries, delivering industry-leading capabilities centered around digital, engineering and cloud, powered by a broad portfolio of technology services and products. We work with clients across all major verticals, providing industry solutions for Financial Services, Manufacturing, Life Sciences and Healthcare, Technology and Services, Telecom and Media, Retail and CPG, and Public Services. Consolidated revenues as of 12 months ending September 2022 totaled $12.1 billion. To learn how we can supercharge progress for…

See all open jobs at HCLTech Read more about HCLTech Website